广东时序及噪音分析培训班


嵌入式OS-Linux

Linux应用开发班
嵌入式Linux系统开发班

嵌入式Linux驱动开发班
Linux网络工程及系统管理
Linux驱动、系统、应用全能班

嵌入式CPU--ARM

ARM开发培训班

CortexM3+uC/OS培训班

嵌入式OS--WinCE

单片机培训

嵌入式硬件设计

Allegro Cadence PCB设计初级和中级班

Allegro Cadence PCB设计高级班

PCB Layout培训-线路板设计全能班

Altium Designer Layout高速硬件设计

嵌入式OS--VxWorks

PowerPC嵌入式系统/编译器优化


PLC编程/变频器/数控/人机界面

PLC编程系列培训课程表
变频器系列培训课程表

人机界面、数控系列培训课程表

开发语言/数据库/软硬件测试

Java/.NET/C#/SQL全能培训班

3G手机软件测试、硬件测试

芯片设计/大规模集成电路VLSI

云计算、物联网

开源操作系统Tiny OS开发

小型机系统管理

IBM AIX 6 Basics培训班

IBM AIX 6 System II培训班

其他类

培训报名

培训报名
培训课程
工作推荐
嵌入式合作(项目承接)

WEB在线客服

QQ客服一

QQ客服二

QQ客服三

双休日、节假日及晚上可致电值班电话：021-51875830 值班手机：15921673576

值班QQ:

值班网页在线客服,点击交谈：

公益培训通知与资料下载

最新公益培训活动通知

学习资料下载中心

企业招聘与人才推荐(免费)

合作企业最新人才需求公告
◆招人、应聘、人才合作，请把需求发到officeoffice@126.com或访问曙海旗下网站--- 电子人才网： www.morning-sea.com.cn

合作伙伴与授权机构

现代化的多媒体教室

曙海招聘启示

最新招聘信息（2011年7月23日）

曙海动态

第21期MTK培训班完满结业
[2010-4-1]

2009年“寒假培训系列课程”
开始招生[2008-12-31]

曙海嵌入式学院隆重推出“寒
假培训系列课程”[2007-12-16]

庆祝曙海创立5周年，部分课
程9折回馈学员[2006-03-12]

为普及嵌入式课程，学生
报名享受优惠[2005-08-03]

曙海嵌入式培训课程全面
升级,启用2.0版[2004-06-14]

曙海成为Altera公司
全球合作培训机构[2002-10-07]

020321届Linux驱动开发班
学生圆满毕业[2002-04-25]

上海计算机技术协会颁发给曙海
高新技术科技证书[2001-05-19]

邮件列表

　　　　　　　　时序及噪音分析培训班

入学要求

学员学习本课程应具备下列基础知识：
◆ 电路系统的基本概念。

班级规模及环境

为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限3到5人，多余人员安排到下一期进行。

上课时间和地点

上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院【北京分部】：北京中山学院/福鑫大楼【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路）【成都分部】：领馆区1号（中和大道）【沈阳分部】：沈阳理工大学/六宅臻品【郑州分部】：郑州大学/锦华大厦【石家庄分部】：河北科技大学/瑞景大厦
最近开课时间(周末班/连续班/晚班）：时序及噪音分析培训班：即将开课，具体请咨询客服

学时

　    ◆课时：共1个月

        ◆外地学员：代理安排食宿（需提前预定）
        ☆注重质量
        ☆边讲边练
        ☆合格学员免费推荐工作

        ☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质

        专注高端培训15年，曙海提供的证书得到本行业的广泛认可，学员的能力
        得到大家的认同，受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★

最新优惠

◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠。注意：在读学生凭学生证，即使一个人也优惠500元。

质量保障

        1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、培训结束后免费提供半年的技术支持，充分保证培训后出效果；
        3、培训合格学员可享受免费推荐就业机会。 ☆合格学员免费颁发相关工程师等资格证书，提升您的职业资质。专注高端培训13年，曙海提供的证书得到本行业的广泛认可，学员的能力得到大家的认同，受到用人单位的广泛赞誉。

　　　　　　　　时序及噪音分析培训班

1. MOS models
1.1 MOS basics
1.2 MOS I-V characteristics
1.3 Interconnect models
1.4 Scaling trends
2. Delay computation
2.1 Cell libraries
2.2 Effective capacitance
2.3 Interconnect delay
2.4 Cell model limitations
3. Static timing analysis
3.1 Topological analysis
3.2 Path enumeration
3.3 BFS vs DFS
3.4 Timing exception
3.5 Clock skew
3.6 Logic analysis
3.7 False path
4. Crosstalk timing analysis
4.1 Spice based models
4.2 Current based models
4.3 Noisy delay computation
4.4 Waveform effects
4.5 Timing window
4.6 Aggressor alignment
4.7 False coupling
5. Process variation
5.1 Process models
5.2 Chip-to-chip variation
5.3 Within chip variation
5.4 Process corners
6. Statistical timing analysis
6.1 Statistical timing analysis vs. static timing analysis
6.2 Method and implementation
6.3 Pron. & Cron.
7. Noise models
7.1 Coupling noise
7.2 Charge sharing
7.3 Leakage
7.4 Power supply noise
8. Static noise analysis
8.1 Noise computation
8.2 Noise immunity
8.3 Noise propagation
8.4 Multiple input noise
8.5 Simultaneous input/output noise
8.6 Noise window
8.7 Probabilistic analysis
9. Silicon timing/noise issues
9.1 Chip failure examples
9.2 Work-out methods to fix problems
10. 10. Signoff methodologies
10.1 Timing/noise signoff flow
10.2 Hierarchical analysis
10.3 Block timing models
10.4 Block noise models
10.5 Tool integration